Retrocomputer-Leitfaden · Teil 5

8 KiB SRAM für einen 6502-Computer

Ein 6502 braucht beschreibbaren Speicher für Stack, Variablen und veränderliche Daten. Ein 8K×8-SRAM bietet 8.192 Byte-Adressen – es darf aber nur in seinem Adressbereich ausgewählt sein, und immer nur ein Baustein darf den Datenbus treiben.

Zuerst den 6502-Teileleitfaden lesen

Was bedeutet „8K × 8“?

8K bezeichnet die Zahl der Speicherplätze, nicht der Bits: 8.192 Adressen enthalten jeweils ein Byte mit acht Bits. Das sind 8 KiB oder 65.536 Bits. Dreizehn Adresseingänge A0–A12 wählen einen Platz (2¹³ = 8.192). Acht bidirektionale I/O-Pins übertragen das Byte. Statisches RAM behält seinen Inhalt, solange es versorgt wird, und braucht keine Auffrischung. Es ist jedoch flüchtig: Ohne Strom gehen die Daten verloren.

Dem SRAM ein Adressfenster zuweisen

Der 6502 hat einen 16-Bit-Adressbus und damit insgesamt 64 KiB Adressraum. In diesem Beispiel liegt das SRAM bei $0000–$1FFF. Seine Eingänge A0–A12 werden mit den entsprechenden CPU-Adressleitungen verbunden. Die oberen Bits A13–A15 gehen an einen Adressdecoder. Wenn alle drei null sind, aktiviert der Decoder ein Auswahlsignal; sonst muss das RAM stumm bleiben. Ein 74HC138 kann für dieses Fenster den aktiv niedrigen Ausgang Y0 liefern, wie im Leitfaden zur Adressdekodierung erklärt. Andere 8-KiB-Fenster können ROM oder I/O aufnehmen; ein funktionierender Computer braucht außerdem seinen Reset-Vektor im ROM bei $FFFC–$FFFD.

64-KiB-Adressraum des 6502 mit $0000–$1FFF als 8-KiB-SRAM-Fenster; A15–A13 dekodieren das Fenster, A0–A12 wählen ein Byte.
A15–A13 wählen das 8-KiB-Fenster; A0–A12 wählen darin ein Byte. Dies ist ein Prinzipbild, kein vollständiger Schaltplan.

Lesen und Schreiben sind verschiedene Busvorgänge

Das Fujitsu MB8464A hat zwei Chip-Select-Eingänge: /CS1 muss niedrig und CS2 hoch sein. Beim Lesen bleibt /WE hoch und /OE wird niedrig; danach treibt das SRAM seine Datenpins nach der Zugriffsverzögerung. Beim Schreiben liefert die CPU das Byte, und /WE wird bei ausgewähltem SRAM niedrig. Laut Datenblatt ist /OE beim Schreiben ohne Bedeutung. Ist das SRAM nicht ausgewählt, sind seine Ausgänge hochohmig, damit ein anderer Chip den Bus nutzen kann. Das R/W-Signal des 6502 ist beim Lesen hoch und beim Schreiben niedrig. In einer echten Schaltung müssen die Steuersignale aber auf die gültige Busphase begrenzt und gegen die Zeitvorgaben des Chips geprüft werden – einfach alle Steuerpins direkt zu verbinden genügt nicht.

Adress- und Datenbus zwischen CPU und SRAM; Adressdecoder und Lese-/Schreibsteuerung führen zu Chip Select, Output Enable und Write Enable.
Beim Lesen treibt das ausgewählte SRAM D0–D7, beim Schreiben die CPU. Niemals dürfen zwei ausgewählte Bausteine gleichzeitig den Datenbus treiben.

Die 28 Pins vor dem Verdrahten finden

Beim MB8464A ist Pin 28 +5 V und Pin 14 Masse. Pin 20 ist /CS1, Pin 26 CS2, Pin 22 /OE und Pin 27 /WE. Pin 1 ist NC, kein weiteres Adressbit. Die Zeichnung zeigt die Draufsicht; vor dem Einsetzen Kerbe und genaue Gehäuseform prüfen. Das MB8464A-10LP-SK im Shop ist die schmale, bedrahtete 28-Pin-PSK-Variante. Andere Chips der 6264-Klasse können andere Gehäuse oder Steuerpin-Konventionen haben: ihre eigenen Datenblätter vergleichen und nicht blind von Austauschbarkeit ausgehen.

MB8464A-Pinbelegung in Draufsicht mit A0–A12, I/O1–I/O8, /CS1 an Pin 20, CS2 an 26, /OE an 22 und /WE an 27.
MB8464A-Pinbelegung nach dem Fujitsu-Datenblatt neu gezeichnet. Die Kerbe liegt oben.

Ein erster Test am Arbeitstisch

Zunächst die CPU im Reset halten oder einen kontrollierten Testaufbau verwenden. +5 V und Masse prüfen und dann bestätigen, dass das SRAM nur im vorgesehenen Adressbereich ausgewählt wird. Beim Lesen müssen Daten innerhalb der Zugriffszeit gültig sein; beim Schreiben müssen Adresse und Daten die Setup- und Hold-Zeiten einhalten. Die -10-Variante hat unter den Datenblattbedingungen maximal 100 ns Adresszugriffszeit. Dieser Wert allein beweist nicht, dass das gesamte 6502-System die Zeitvorgaben erfüllt. Einen Abblockkondensator nahe am IC vorsehen und einen 5-V-Baustein nicht ohne Prüfung der Logikpegel direkt an einen Bus mit niedrigerer Spannung anschließen.

Bauteile und nächste Schritte

Im Shop gibt es das Fujitsu MB8464A-10LP-SK 8K×8 SRAM und das SRM2264LC12 8K×8 SRAM. Für die genaue Gehäuseform und die Zeitvorgaben die aktuelle Produktseite und das jeweilige Herstellerdatenblatt prüfen. Wer die Chipauswahl noch nicht kennt, liest wie der 74HC138 einen Speicherchip auswählt; der 6502-Teileleitfaden zeigt die Rolle des RAM im Gesamtsystem.

Quelle: Fujitsu MB8464A-Datenblatt (April 1990, Ausgabe 3.0). PDF.