PhaseLatch – Højhastigheds-ADC til 6502-systemer
Bemærk: Version 1.2 er udkommet - PhaseLatch v1.2 - 20MSPS ADC
v1 på udsalg: RAM-kredsen er udeladt på denne udgave, og de resterende v1-kort sælges derfor billigere. Til SDR-brug med et separat FX2LP USB-streamingkort sendes ADC-data direkte til computeren, så RAM på PhaseLatch-kortet ikke er nødvendig. FX2LP-kortet medfølger ikke.
PhaseLatch er et eksperimentelt open-source ADC-board designet til direkte interfacing med klassiske MOS 6502-baserede CPU’er. Boardet anvender en dual-kanals 10-bit 20 MSPS analog-til-digital-konverter med parallelt binært output, så ADC-data kan hukommelseskortlægges direkte på 6502-databussen.
I modsætning til traditionelle SDR-frontends, som benytter moderne mikrocontrollere eller FPGA’er, er PhaseLatch målrettet stærkt begrænsede 8-bit systemer. Det gør boardet velegnet til eksperimenter med bustiming, ekstern RAM og simple DSP-teknikker som Goertzel-algoritmen, udført direkte på CPU’en.
Boardet er udformet i Arduino-shield-format og kan stables med PhaseLoom IQ-mixeren og 65uino-systemet, hvilket muliggør modulære SDR- og retro-computing-projekter. Den faktiske samplingshastighed afhænger af CPU-hastighed og softwareimplementering.
PhaseLatch er udviklet til læring, eksperimenter og til at presse klassisk hardware ud over dets oprindelige grænser.
HW Kildekode: https://github.com/AndersBNielsen/PhaseLatch
Software er en del af 65uino