Bitte beachten Sie - Version 1.2 wurde hier veröffentlicht: PhaseLatch v1.2 - 20-MSPS-ADC
v1 im Abverkauf: Der RAM-Baustein ist bei dieser Ausführung nicht bestückt; deshalb sind die restlichen v1-Platinen günstiger. Beim SDR-Betrieb mit einer separaten FX2LP-USB-Streaming-Platine werden die ADC-Samples direkt an den Computer übertragen, sodass RAM auf der PhaseLatch-Platine dafür nicht benötigt wird. Die FX2LP-Platine ist nicht enthalten.
PhaseLatch ist ein experimentelles Open-Source-ADC-Board, entwickelt für die direkte Schnittstelle mit klassischen MOS-6502-basierten CPUs. Das Board verfügt über einen zweikanaligen 10-Bit-20-MSPS-Analog-Digital-Wandler mit parallelem Straight-Binary-Ausgang, sodass ADC-Daten direkt auf den 6502-Datenbus memory-gemappt werden können.
Im Gegensatz zu typischen SDR-Frontends, die auf moderne Mikrocontroller oder FPGAs setzen, zielt PhaseLatch bewusst auf stark eingeschränkte 8-Bit-Systeme ab. Das macht das Board ideal zum Erkunden von Bus-Timing, externer Speichererweiterung und minimalistischen DSP-Techniken wie der Goertzel-Tondetektion, die vollständig auf der CPU läuft.
Das Board nutzt einen Arduino-Shield-artigen Formfaktor und ist darauf ausgelegt, mit dem PhaseLoom-IQ-Mischer und dem 65uino-System gestapelt zu werden, was modulare SDR-Experimente und Retro-Computing-Projekte ermöglicht. Der tatsächliche Durchsatz hängt von der CPU-Geschwindigkeit und der Softwareimplementierung ab.
PhaseLatch ist für Experimente, Lernen und das Ausreizen von Vintage-Hardware über ihre ursprünglichen Grenzen hinaus gedacht.
HW-Quellcode: https://github.com/AndersBNielsen/PhaseLatch
Software ist Teil des 65uino -Projekts