PhaseLatch v1.2 ist ein experimentelles Open-Source-ADC-Board, entwickelt für die direkte Schnittstelle mit klassischen MOS-6502-basierten CPU-Systemen und anderen Retrocomputern. Das Board enthält einen zweikanaligen 10-Bit-20-MSPS-Analog-Digital-Wandler mit parallelem Straight-Binary-Ausgang, wodurch ADC-Daten direkt auf einen 6502-Datenbus memory-gemappt werden können, für Hochgeschwindigkeits-Sampling-Experimente.
VIDEO
Im Gegensatz zu typischen SDR-Frontends, die auf moderne Mikrocontroller oder FPGAs setzen, ist PhaseLatch bewusst für stark eingeschränkte 8-Bit-Systeme ausgelegt. Das macht das Board geeignet, um Bus-Timing, externe RAM-Erweiterung und minimalistische DSP-Techniken wie den Goertzel-Algorithmus zu erkunden, der direkt auf der CPU laufen kann.
Version 1.2 enthält mehrere Verbesserungen gegenüber der ersten Revision, darunter korrigierte Footprints, eine einfachere Stromversorgungskonfiguration und integrierte analoge Filterung , wodurch das Board leichter für SDR- und Signalverarbeitungsexperimente zu nutzen ist.
Das Board verwendet einen Arduino-Shield-ähnlichen Formfaktor und ist darauf ausgelegt, mit dem PhaseLoom-IQ-Mischer und dem 65uino-System gestapelt zu werden, sodass sich modulare SDR-Projekte und Retro-Computer-Experimente bauen lassen.
Auch wenn der ADC hohe Sample-Raten unterstützt, hängt der tatsächliche Durchsatz von CPU-Geschwindigkeit, Bus-Timing und Softwareimplementierung ab.
PhaseLatch kann auch zusammen mit externen Schnittstellen verwendet werden, z. B. USB-Datenbrücken, für Hochgeschwindigkeits-Streaming an moderne SDR-Software , wodurch sowohl reine Retro-CPU-Lösungen als auch hybride SDR-Systeme möglich werden.
PhaseLatch ist in erster Linie für Experimente, Lernen und das Ausreizen von Vintage-Hardware über ihre ursprünglichen Grenzen hinaus gedacht.
HW-Quellcode: https://github.com/AndersBNielsen/PhaseLatch
Software ist Teil des 65uino -Projekts