SN74AHCT08PWR: ein AND-Gatter, das 3,3 V auf 5-V-Logik hebt

Warum 3,3 V nicht automatisch ein High ist

Ein normaler CMOS-Eingang entscheidet zwischen High und Low, indem er den Eingang mit einem Bruchteil seiner eigenen Versorgung vergleicht. Für 74HC-Logik garantiert das Datenblatt ein High erst ab 3,15 V, wenn der Baustein mit 4,5 V läuft – etwa 0,7 × V_CC. Bei 5 V Versorgung will derselbe Baustein rund 3,5 V sehen.

Das schafft ein 3,3-V-Ausgang nicht. Oft funktioniert es auf dem Labortisch bei Raumtemperatur und versagt dann an einem kalten Morgen, bei einer anderen Charge oder wenn die Versorgung nach oben driftet. „Es hat einmal funktioniert“ ist nicht dasselbe wie „das Datenblatt garantiert es“.

Alte TTL-Logik benutzte stattdessen feste Schwellen: alles ab 2 V ist High, alles bis 0,8 V ist Low, unabhängig von der Versorgung. 3,3 V überspringt eine 2-V-Schwelle mit 1,3 V Reserve.

Was das „HCT“ in AHCT bringt

Der SN74AHCT08 ist innen CMOS – schnell und praktisch ohne statischen Stromverbrauch – aber seine Eingänge haben bewusst TTL-Schwellen: V_IH mindestens 2 V, V_IL höchstens 0,8 V im gesamten Versorgungsbereich 4,5–5,5 V. Die Ausgänge sind gewöhnliche CMOS-Ausgänge, die bis zur 5-V-Schiene durchschwingen.

Genau diese Kombination ist die Pegelanpassung. 3,3-V-Logik hinein, 5-V-Logik heraus. TI schreibt es im Datenblatt direkt: die TTL-Eingänge akzeptieren Spannungen bis herunter zu 3,3 V und setzen auf 5 V um.

Das funktioniert nur in eine Richtung. Die Ausgänge schwingen bis V_CC durch und dürfen deshalb nicht auf einen 3,3-V-Eingang zeigen, der nicht 5-V-tolerant ist. Für 5 V → 3,3 V braucht es eine andere Lösung, etwa den Open-Drain-Baustein SN74LVC07A mit Pull-up auf die niedrigere Schiene.

Die Eingänge selbst sind bei jeder gültigen Versorgung bis 5,5 V spezifiziert; eine 5-V-Quelle an einem AHCT-Eingang ist also unproblematisch.

Eine vollständige Übertragung, Schritt für Schritt

Verwenden Sie Gatter 1. V_CC ist Pin 14, GND ist Pin 7, und die 3,3-V-Platine und die 5-V-Platine müssen diese Masse teilen. Setzen Sie einen 100-nF-Kondensator dicht am Baustein zwischen Pin 14 und Pin 7.

1. Gatter öffnen. Ein AND-Gatter liefert Y = A · B. Legen Sie 1B (Pin 2) auf 5 V, dann reicht das Gatter 1A einfach an 1Y weiter. Der zweite Eingang ist nicht verschenkt – siehe unten.
2. Eingang treiben. Verbinden Sie den 3,3-V-GPIO mit 1A (Pin 1). Ein High von 3,3 V liegt 1,3 V über der 2-V-Schwelle; ein Low von 0 V liegt 0,8 V unter der 0,8-V-Schwelle. Halten Sie die Flanken schneller als 20 ns pro Volt, wie es das Datenblatt verlangt.
3. Ausgang lesen. 1Y (Pin 3) wechselt nun zwischen Masse und der 5-V-Schiene. Leicht belastet (50 µA) erreicht er mindestens 4,4 V; selbst bei vollen 8 mA sind 3,8 V garantiert, womit die 3,5 V eines 5-V-74HC-Eingangs erreicht sind.
4. Laufzeit einrechnen. Von A oder B nach Y typisch 5 ns und höchstens 8 ns bei 15 pF Last, bei 50 pF bis 9 ns, gemessen bei 5 V und 25 °C.

Der Baustein enthält vier gleiche Gatter, ein Gehäuse setzt also vier Signale um – zum Beispiel Takt, Chip-Select und Daten eines 3,3-V-SPI-Masters in ein 5-V-Peripheriegerät.

Den zweiten Eingang als echtes Enable nutzen

Statt 1B dauerhaft auf High zu legen, können Sie ihn von einer Steuerleitung treiben. Dann wird das Gatter zum Schalter: solange 1B High ist, geht das Signal durch, und solange 1B Low ist, bleibt der Ausgang Low. Das ist der saubere Weg, einen Takt zu starten und zu stoppen, ohne auf einer Chip-Select-Leitung einen Teilimpuls zu erzeugen.

Muss das Enable aus einer Adresse oder einer Gerätenummer kommen, erzeugt ein Dekoder genau eine aktive Leitung – siehe den Leitfaden zur 74HC138-Adressdekodierung. Beachten Sie, dass ein ’138-Ausgang Low-aktiv ist und daher invertiert werden muss, bevor er ein AND-Gatter freigeben kann.

Die Zahlen, auf die es ankommt

Spezifiziert bei V_CC = 4,5 V (Gleichspannungspegel) und 5 V ± 0,5 V (Schaltzeiten), 25 °C, sofern nicht anders angegeben.

Vier Stolperfallen

Der Ruhestrom ist nicht null, wenn ein TTL-Pegel anliegt. Jeder Eingang, der statt auf einer Schiene bei etwa 3,4 V steht, kostet bis zu 1,5 mA. Vier Gatter mit beiden Eingängen auf 3,3 V können deshalb mehrere Milliampere ziehen, auch wenn nichts schaltet. Das ist bei einem HCT-Typ normal und kein Fehler.

Lassen Sie nie einen Eingang offen. Unbenutzte Eingänge müssen auf V_CC oder GND gelegt werden. Ein offener CMOS-Eingang driftet um die Schwelle, das Gatter schwingt und wird warm.

Achten Sie auf die Ausgangsströme. Der empfohlene Arbeitsstrom beträgt 8 mA je Ausgang; 25 mA je Ausgang und 50 mA durch V_CC oder GND sind absolute Grenzwerte, keine Entwurfsziele. Benutzen Sie das Gatter nicht als LED-Treiber bei voller Helligkeit.

Ein langsames oder verrauschtes Signal muss zuerst aufbereitet werden. Ein AND-Gatter hat keine Hysterese. Ist die ankommende Flanke langsamer als 20 ns pro Volt, säubern Sie sie mit einem Schmitt-Trigger-Eingang wie dem 74AC14 Hex-Schmitt-Trigger-Inverter, bevor sie den Pegelwandler erreicht.

Die genaue Lagervariante

iMania führt Texas Instruments SN74AHCT08PWR. In der TI-Typenbezeichnung steht PW für das 14-polige TSSOP-Gehäuse (Körper 5,00 mm × 4,40 mm) und R für den Gurt auf Rolle mit 2000 Stück. Es ist ein SMD-Bauteil mit 0,65 mm Rastermass; für Steckbrettaufbauten brauchen Sie daher eine TSSOP-14-auf-DIP-Adapterplatine.

Wenn Sie dieselbe Funktion bedrahtet möchten und keine Pegelanpassung brauchen, ist der MC74HC08AN im PDIP-14 die reine HC-Variante – aber denken Sie daran, dass seine Eingänge der oben beschriebenen Regel 0,7 × V_CC folgen und 3,3-V-Signale bei 5 V Versorgung nicht zuverlässig annehmen.

Denselben TTL-Schwellen-Kniff auf acht Bit hochskaliert leistet der oktale Busbuffer SN74HCT541, und wenn sich mehrere Quellen eine Leitung teilen sollen, brauchen Sie stattdessen 3-State-Ausgänge – siehe den Leitfaden zum 3-State-Puffer SN74LS126A.

Produktseite und Verfügbarkeit des SN74AHCT08PWR ansehen.

Originaldatenblätter: Texas Instruments SN54AHCT08, SN74AHCT08 (SCLS237P, Oktober 2023). PDF. Schwellenwerte für reine HC-Logik aus SN74HC08 (SCLS081J). PDF.