Sie befinden sich hier: Startseite » Anleitungen » MC14027BCP-guide: JK-flipfloppen der tæller » Anleitungen » MC14027BCP-Anleitung: das JK-Flipflop, das zählt
Jede Schaltung, die zählt, einen Takt teilt oder Zustände durchläuft, braucht etwas, das ein Logikgatter nicht liefern kann: eine Erinnerung daran, was zuletzt geschah. Ein Flipflop ist diese Erinnerung — ein einziges Bit davon. Der MC14027BCP enthält zwei davon in einem 16-poligen Plastik-DIP, und der JK-Typ auf diesem Chip kann etwas, was ein reines D-Flipflop nicht kann: weist man ihn zum Umschalten an, kippt er bei jeder Taktflanke auf das Gegenteil dessen, was er gerade hält. Genau diese Eigenschaft ist der Ursprung aller Zähler.
Ein Gatter hat keine Vergangenheit. Legt man heute und morgen dieselben Pegel an ein NOR-Gatter, kommt dieselbe Antwort heraus; deshalb kann ein MC14002B Vierfach-Eingangs-NOR zwar etwas entscheiden, es sich aber nie merken. Ein Flipflop speichert ein Bit und ändert es nur auf Anweisung. Bei diesem Bauteil ist dieser Moment die steigende Flanke am Takteingang: das Datenblatt sagt ausdrücklich, dass der Zustand unbegrenzt gehalten wird, solange der Takt High oder Low liegt, und dass Information nur mit der positiv gehenden Flanke an den Ausgang übernommen wird. Jedes der beiden Flipflops liefert sowohl das gespeicherte Bit Q als auch dessen exaktes Gegenteil Q-quer an einem eigenen Pin — das kostet nichts und spart oft einen Inverter.
Zum JK statt zum D wird es dadurch, dass J und K den Ausgang nicht direkt setzen; sie wählen aus, was die nächste Taktflanke tun wird. Es gibt vier Kombinationen, und man lernt sie am besten als Ganzes. Mit J=1 und K=0 macht die nächste steigende Flanke Q zu 1, ganz gleich was vorher war. Mit J=0 und K=1 macht die nächste Flanke Q zu 0. Mit J=0 und K=0 ändert die Flanke nichts, der Chip ignoriert den Takt und hält. Und mit J=1 und K=1 kippt die Flanke: Q wird zum Gegenteil des vorherigen Werts. Ein D-Register wie der MC74HC173N kann nur kopieren, was man ihm reicht; damit es kippt, muss man seinen eigenen invertierten Ausgang außen herum zurückführen. Das JK erledigt das intern, und deshalb ist es der übliche Ausgangspunkt für einen Zähler.
Set und Reset arbeiten vollständig am Takt vorbei. Beide sind High-aktiv und asynchron: ein High an Reset zieht Q sofort auf 0, ganz ohne Taktflanke, und ein High an Set zieht Q ebenso auf 1. Solange eines von beiden High gehalten wird, übergeht es J, K und den Takt vollständig; ein Reset-Impuls beim Einschalten an R ist deshalb der normale Weg, einen Zähler bei einer bekannten Null starten zu lassen. Eine Kombination ist zu vermeiden: sind Set und Reset beide High, zeigt das Datenblatt, dass Q und Q-quer beide auf 1 gehen — das bricht die Zusage, dass die beiden Pins Gegenteile sind, und der Zustand nach dem Loslassen ist nicht definiert. Das nicht benötigte der beiden auf Low legen. Bei 5 V muss ein Set- oder Reset-Impuls mindestens 250 ns breit sein, um garantiert zu wirken.
Hier der vollständige Vorgang, der aus diesem Chip einen Teiler macht. Versorgung mit VDD an Pin 16 und VSS an Pin 8; das Datenblatt erlaubt 3,0 bis 18 V, und 5 V ist neben 74HC-Bausteinen die übliche Wahl. Beim ersten Flipflop JA (Pin 6) und KA (Pin 5) beide fest auf VDD legen — das ist die Umschalt-Anweisung, und diese Verdrahtung bleibt dauerhaft. SA (Pin 7) und RA (Pin 4) auf VSS legen, damit keine der Übersteuerungen aktiv ist. Nun den Takt auf CA (Pin 3) führen und QA (Pin 1) beobachten. Mit der ersten steigenden Flanke geht QA auf High. Es bleibt High über den Rest dieser Taktperiode und über die fallende Flanke hinweg, denn nur die positiv gehende Flanke zählt. Mit der zweiten steigenden Flanke geht QA wieder auf Low. Zwei Eingangsflanken haben eine vollständige Ausgangsperiode ergeben: QA ist der durch zwei geteilte Takt, und zwar als sauberes Rechteck, egal wie unsymmetrisch das Eingangssignal war. Bei 5 V garantiert das Datenblatt dies bis 1,5 MHz, typisch sind 3,0 MHz, und der Takt muss mindestens 330 ns High und mindestens 330 ns Low sein. Treibt man J und K aus Logik statt sie fest auf High zu legen, müssen sie 140 ns vor der Flanke stabil anliegen und 140 ns danach gehalten werden. Mit bis zu 350 ns von der Taktflanke bis zum eingeschwungenen Ausgang bei 5 V ist zu rechnen.
Das Verketten von Stufen macht daraus einen Zähler statt nur eines Teilers. Jede Stufe halbiert die Frequenz erneut: nach zwei Stufen ein Viertel, nach drei ein Achtel. Die Feinheit, über die man leicht stolpert, ist die Wahl des weiterführenden Ausgangs. Weil dieses Bauteil auf die steigende Flanke reagiert, ergibt QA auf das CB der nächsten Stufe einen binären Abwärtszähler — die nächste Stufe sieht nur dann eine steigende Flanke, wenn das vorherige Q von 0 auf 1 geht, und das passiert bei den ungeraden Zählwerten. Führt man stattdessen Q-quer A (Pin 2) auf CB (Pin 13), zählen dieselben zwei Flipflops binär aufwärts, mit QA als niederwertigem und QB als höherwertigem Bit: 00, 01, 10, 11 und zurück zu 00. Das ist ein vollständiger Zwei-Bit-Zähler in einem Gehäuse, und verbindet man beide Reset-Pins, erhält man eine einzelne Leitung zum Löschen. Vier Bit bedeuten zwei dieser Chips und liefern die sechzehn Zustände, die ein BCD-zu-7-Segment-Decoder wie der MC74HC4511N an seinem Eingang erwartet — eine BCD-Anzeige verlangt allerdings, dass der Zähler bei neun stoppt statt bis fünfzehn zu laufen. Zu beachten ist, dass dies ein Ripple-Zähler ist: jede Stufe wartet auf die vorhergehende, die Verzögerungen addieren sich entlang der Kette, und die Ausgänge sind nach jeder Flanke kurzzeitig falsch. Für das Teilen eines Takts oder das Blinken einer LED ist das unproblematisch, und genau deshalb arbeitet echte Adresslogik mit einem getakteten Decoder wie dem 74HC138 an eingeschwungenen Ausgängen, statt eine Ripple-Kette direkt zu decodieren.
Die Abbildung zeigt das angebotene CP-Suffix-16-Pin-Plastik-DIP von oben, Pin 1 an der Kerbe und Zählung gegen den Uhrzeigersinn. Die beiden Flipflops liegen nahezu spiegelbildlich. Flipflop A belegt Pin 1 bis 7: Pin 1 ist QA, Pin 2 ist Q-quer A, Pin 3 ist der Takt CA, Pin 4 ist Reset A, Pin 5 ist KA, Pin 6 ist JA und Pin 7 ist Set A. Pin 8 ist VSS, die negative Versorgung. Flipflop B läuft auf der anderen Seite zurück nach oben: Pin 9 ist Set B, Pin 10 ist JB, Pin 11 ist KB, Pin 12 ist Reset B, Pin 13 ist der Takt CB, Pin 14 ist Q-quer B und Pin 15 ist QB. Pin 16 ist VDD. Jeden unbenutzten Eingang an VSS oder VDD legen und niemals offen lassen — das Datenblatt formuliert das als Anforderung, nicht als Empfehlung, denn ein offener CMOS-Eingang driftet zur Schaltschwelle, lässt den Chip Strom ziehen und zufällig schalten. Braucht man nur eines der beiden Flipflops, müssen beim ungenutzten Zwilling trotzdem J, K, C, S und R irgendwohin gelegt werden. Unbenutzte Ausgänge dagegen bleiben offen.
Dies ist CMOS der 4000B-Serie, nicht 74HC, und der Unterschied zeigt sich, sobald man sie mit etwas anderem verbindet. Der Vorteil ist der Versorgungsbereich: 3,0 bis 18 V, derselbe Chip läuft also an einer 9-V-Batterie oder einer 12-V-Schiene, wo ein 74HC-Baustein ausfiele. Die Störsicherheit liegt typisch bei 45% der Versorgung, der Ruhestrom bei etwa 2,0 nA pro Gehäuse bei 5 V, also praktisch bei null. Der Haken sind Treiberfähigkeit und Geschwindigkeit. Das Datenblatt spezifiziert die Ausgänge für zwei Low-Power-TTL-Lasten oder eine einzelne Low-Power-Schottky-TTL-Last; dies ist also kein Bauteil, um einen Bus oder mehrere Eingänge quer über eine Platine zu treiben — bei Bedarf einen 74HCT541-Treiber dahinterschalten. Umgekehrt benötigt der Chip bei 5 V Versorgung mindestens 3,5 V, um einen Eingang als High zu lesen, während ein LSTTL-Ausgang nur 2,7 V garantiert; diese Eingänge aus älterem TTL zu treiben verlangt daher einen Pull-up-Widerstand, 74HC-Ausgänge schwingen dagegen nahe an die Versorgung und lassen sich direkt verbinden. Schließlich ist das Bauteil ein pinidentischer Ersatz für den CD4027B, sodass alles dafür Geschriebene hier gilt, und das CP-Suffix steht für die eingeschränkte Temperaturklasse, −40 bis +85 °C.
Der hier beschriebene Chip ist als Motorola MC14027BCP im 16-poligen Plastik-DIP vorrätig. MC14027BCP-Produkt ansehen.
Quellen: onsemi-Datenblatt MC14027B Dual J-K Flip-Flop (MC14027B/D, Rev 9, August 2025) für Pinbelegung, Wahrheitstabelle und Timing sowie Motorola CMOS Data Book 1978, Seite 7-80, für das CP-Suffix (Plastikgehäuse, Case 648) und die Temperaturklasse −40 bis +85 °C. onsemi PDF · Motorola 1978 PDF.
Wir verwenden Cookies, um Ihnen die bestmögliche Erfahrung zu bieten. Außerdem ermöglichen sie uns, das Nutzerverhalten zu analysieren, um die Website für Sie stetig zu verbessern.