RETRO-IC’ER / LOGIKNIVEAUER

SN74AHCT08PWR: en AND-gate der løfter 3,3 V op til 5 V-logik

En udgang på en 3,3 V-mikrocontroller ser ud som et højt niveau, når man måler med et multimeter. For en 5 V CMOS-indgang kan den se ud som ingenting. Her er forklaringen – og hvordan én firedobbelt AND-gate løser det.

Hvorfor 3,3 V ikke automatisk er ”høj”

En almindelig CMOS-indgang afgør høj eller lav ved at sammenligne indgangen med en brøkdel af sin egen forsyning. For 74HC-logik garanterer databladet først et højt niveau fra 3,15 V, når kredsen kører på 4,5 V – cirka 0,7 × VCC. Kører den samme kreds på 5 V, skal der omkring 3,5 V til, før niveauet er garanteret.

Det kan en 3,3 V-udgang ikke nå. Det virker ofte på bordet ved stuetemperatur og svigter så en kold morgen, med et andet parti eller når forsyningen driver opad. ”Det virkede én gang” er ikke det samme som ”databladet garanterer det”.

Gammel TTL-logik brugte i stedet faste tærskler: alt fra 2 V og op er højt, alt fra 0,8 V og ned er lavt, uanset forsyning. 3,3 V klarer en 2 V-tærskel med 1,3 V til overs.

En 3,3 V GPIO fra en mikrocontroller går til indgang 1A på en AND-gate, hvis anden indgang 1B er bundet højt; udgangen 1Y driver en 5 V CMOS-indgang. Nedenunder viser en spændingsskala, at et 3,3 V-signal klarer AHCT-tærsklen på 2,0 V, men ikke de 3,5 V som en 74HC-indgang ved 5 V kræver.
Signalprincip, ikke et færdigt diagram. Gaten forsynes fra 5 V; kun dens indgangstærskler er TTL-agtige.

Hvad ”HCT” i AHCT giver dig

SN74AHCT08 er CMOS indvendigt – hurtig og næsten uden statisk strømforbrug – men indgangene har bevidst fået TTL-tærskler: VIH mindst 2 V, VIL højst 0,8 V i hele forsyningsområdet 4,5–5,5 V. Udgangene er helt almindelige CMOS-udgange, der svinger helt op til 5 V-skinnen.

Den kombination er netop niveauskiftet. Send 3,3 V-logik ind, tag 5 V-logik ud. TI skriver det direkte i databladet: TTL-indgangene accepterer spændinger helt ned til 3,3 V og oversætter op til 5 V.

Det virker kun én vej. Udgangene svinger helt op til VCC, så de må ikke pege på en 3,3 V-indgang, der ikke tåler 5 V. Den modsatte vej, 5 V → 3,3 V, kræver en anden løsning, for eksempel den open-drain SN74LVC07A med pull-up til den lave skinne.

Selve indgangene tåler 5,5 V ved enhver gyldig forsyning, så en 5 V-kilde ind i en AHCT-indgang er uproblematisk.

Én komplet overførsel, trin for trin

Brug gate 1. VCC er ben 14, GND er ben 7, og 3,3 V-printet og 5 V-printet skal dele den stel. Sæt en 100 nF kondensator mellem ben 14 og ben 7, tæt på kredsen.

  1. Åbn gaten. En AND-gate giver Y = A · B. Bind 1B (ben 2) til 5 V, så sender gaten simpelthen 1A videre til 1Y. Den anden indgang er ikke spildt – se nedenfor.
  2. Driv indgangen. Forbind 3,3 V-GPIO’en til 1A (ben 1). Et 3,3 V højt niveau ligger 1,3 V over 2 V-tærsklen; et 0 V lavt niveau ligger 0,8 V under 0,8 V-tærsklen. Hold flankerne hurtigere end 20 ns pr. volt, som databladet kræver.
  3. Læs udgangen. 1Y (ben 3) skifter nu mellem stel og 5 V-skinnen. Let belastet (50 µA) når den mindst 4,4 V; selv ved fulde 8 mA garanteres 3,8 V, hvilket klarer de 3,5 V som en 5 V 74HC-indgang vil have.
  4. Regn forsinkelsen med. Fra A eller B til Y typisk 5 ns og højst 8 ns med 15 pF belastning, stigende til 9 ns ved 50 pF, målt ved 5 V og 25 °C.

Kredsen har fire ens gates, så én kapsel oversætter fire signaler – for eksempel clock, chip-select og data fra en 3,3 V SPI-master ind i en 5 V-enhed.

Brug den anden indgang som rigtig enable

I stedet for at binde 1B permanent højt kan du styre den fra en kontrolledning. Så bliver gaten en kontakt: mens 1B er høj, slipper signalet igennem, og mens 1B er lav, holdes udgangen lav. Det er den rene måde at starte og stoppe en clock på uden at lave en stump impuls på en chip-select-linje.

Skal enable-signalet komme fra en adresse eller et enhedsnummer, giver en dekoder præcis én aktiv linje ad gangen – se guiden om 74HC138-adressedekodning. Bemærk at en ’138-udgang er aktiv lav og derfor skal inverteres, før den kan åbne en AND-gate.

Tallene der betyder noget

SN74AHCT08 (kommercielt område)Værdi
Forsyningsspænding4,5–5,5 V, −40 til 125 °C
IndgangstærsklerHøj ≥ 2 V, lav ≤ 0,8 V
Indgangsspændingsområde0 til 5,5 V
Udgang høj≥ 4,4 V ved −50 µA; ≥ 3,8 V ved −8 mA
Udgang lav≤ 0,1 V ved 50 µA; ≤ 0,44 V ved 8 mA
Hvilestrøm≤ 20 µA (indgange på VCC eller GND)
Ekstra strøm pr. TTL-niveau-indgang≤ 1,5 mA ved 3,4 V ind
IndgangskapacitetHøjst 10 pF
A eller B → Y forsinkelse5 ns typisk / højst 8 ns ved 15 pF; højst 9 ns ved 50 pF
Flankestejlhed på indgangHøjst 20 ns/V

Specificeret ved VCC = 4,5 V (jævnspændingsniveauer) og 5 V ± 0,5 V (switching), 25 °C medmindre andet er angivet.

Fire ting folk snubler over

Hvilestrømmen er ikke nul, når du holder et TTL-niveau. Hver indgang, der står på omkring 3,4 V i stedet for på en skinne, koster op til 1,5 mA. Fire gates med begge indgange på 3,3 V kan derfor trække flere milliamper, selv når intet skifter. Det er normalt for en HCT-type, ikke en fejl.

Lad aldrig en indgang hænge frit. Ubrugte indgange skal bindes til VCC eller GND. En fritsvingende CMOS-indgang driver rundt om tærsklen og får gaten til at svinge og blive varm.

Hold øje med udgangsstrømmen. Den anbefalede arbejdsstrøm er 8 mA pr. udgang; 25 mA pr. udgang og 50 mA gennem VCC eller GND er absolutte grænseværdier, ikke designmål. Brug ikke gaten som lysstyrkedriver til en LED.

Et langsomt eller støjende signal skal renses først. En AND-gate har ingen hysterese. Er den indkommende flanke langsommere end 20 ns pr. volt, så ryd op i den med en Schmitt-trigger-indgang som 74AC14 hex Schmitt-trigger-inverter, før den når niveauskifteren.

Den nøjagtige lagervariant

iMania har Texas Instruments SN74AHCT08PWR på lager. I TI’s typenummerering er PW den 14-benede TSSOP-kapsel (5,00 mm × 4,40 mm krop) og R er bånd-og-rulle med 2000 stk. Det er en overflademonteret kreds med 0,65 mm benafstand, så til arbejde på fumlebræt vil du gerne have et TSSOP-14-til-DIP adapterprint.

Vil du have samme funktion i gennemhullet montage og ikke har brug for niveauskift, er MC74HC08AN i PDIP-14 den rene HC-udgave – men husk, at dens indgange følger 0,7 × VCC-reglen ovenfor og ikke pålideligt accepterer 3,3 V-signaler ved 5 V forsyning.

Set oppefra på SN74AHCT08PWR i TSSOP-14: ben 1 til 7 er 1A, 1B, 1Y, 2A, 2B, 2Y og GND; ben 14 ned til 8 er VCC, 4B, 4A, 4Y, 3B, 3A og 3Y.
Set oppefra. Ben 1 er markeret med prik eller afskrået hjørne på den faktiske kapsel.

Samme TTL-tærskeltrick skaleret op til otte bit er netop det, SN74HCT541 oktal busbuffer gør, og når flere kilder skal skiftes om den samme ledning, skal du bruge 3-state-udgange i stedet – se guiden om SN74LS126A 3-state-buffer.

Se produktsiden for SN74AHCT08PWR og lagerstatus.

Originale datablade: Texas Instruments SN54AHCT08, SN74AHCT08 (SCLS237P, oktober 2023). PDF. Tærskelværdier for ren HC-logik fra SN74HC08 (SCLS081J). PDF.