SN74LVC07A: forstå en open-drain-buffer

En almindelig buffer gengiver et logisk signal. Denne buffer kan kun trække sin udgang ned; en ekstern modstand skaber det høje niveau.

Hvad betyder open-drain?

SN74LVC07A har seks uafhængige, ikke-inverterende kanaler. Hver kanal har en A-indgang og en Y-udgang. Open-drain betyder, at udgangen enten forbindes til jord af en intern transistor eller står i høj impedans (elektrisk frakoblet). Den kan ikke selv drive et højt niveau. En pull-up-modstand fra Y til forsyningen giver derfor en defineret høj tilstand, når transistoren er slukket.

Funktionsdiagram: 3,3 V gennem 10 kΩ pull-up til open-drain-udgang 1Y, styret af indgang 1A og forbundet til modtager
Én af seks ens kanaler. Pull-up-modstanden er en ekstern komponent, ikke indbygget i IC’en. SVG.

Et komplet signalforløb

Brug for eksempel kanal 1 med VCC (ben 14) på 3,3 V og GND (ben 7) på fælles jord. Forbind styresignalet til 1A (ben 1), 1Y (ben 2) til en digital modtagerindgang og en ekstern 10 kΩ modstand fra 1Y til 3,3 V. Sæt 1A høj: transistoren er slukket, modstanden trækker 1Y høj, og modtageren læser 1. Sæt nu 1A lav: transistoren leder, 1Y trækkes lav, og modtageren læser 0. Sæt 1A høj igen: udgangen frigives, og modstanden trækker den høj efter en stigningstid, som afhænger af modstand og ledningskapacitans. Dette er et komplet signalforløb. Når pull-up er monteret, følger det logiske niveau på Y niveauet på A; uden pull-up er høj tilstand høj impedans, ikke en aktivt drevet 1.

Det skal du kontrollere

Databladet angiver 1,65–5,5 V forsyning. Indgange og open-drain-udgange tåler spændinger op til 5,5 V, men modtageren skal kunne tåle den valgte pull-up-spænding. 10 kΩ er et illustrativt valg ved 3,3 V, ikke en universel værdi: vælg den ud fra lavniveau-strøm, modtagerens tærskler, ledningskapacitans og ønsket stigningstid. Lad ikke ubrugte indgange flyde; bind dem til et gyldigt højt eller lavt niveau. Sørg for fælles jord og en passende afkoblingskondensator ved VCC. Diagrammet viser signalprincippet, ikke et komplet printlayout.

Den præcise lagervariant

iManias SN74LVC07APWR er Texas Instruments PW-hus med 14 ben (TSSOP-14); R er tape-and-reel-bestillingsformatet, ikke en anden pinout. Det er et lille SMD-hus, ikke en DIP-del. Kontroller orienteringen før lodning.

SN74LVC07APWR TSSOP-14 pinout set fra oven med alle seks A/Y-par, VCC og GND
Top-view af PW-huset (TSSOP-14); find pin 1 ved markeringen på den faktiske komponent. SVG.

Se den aktive SN74LVC07APWR-produktside.

Originalt datablad: Texas Instruments SN74LVC07A (SCAS595W). PDF.