Guide til retrocomputere · Del 5
Sådan får en 6502-computer 8 KB SRAM En 6502 skal bruge skrivbar hukommelse til stak, variabler og data, der ændrer sig. En 8K×8 SRAM giver 8.192 bytepladser – men den må kun vælges i sit eget adresseområde, og kun én enhed må drive databussen ad gangen.
Begynd med guiden til 6502-dele Hvad betyder “8K × 8”? 8K er antallet af pladser , ikke bits: 8.192 adresser rummer hver en byte på otte bit. Det er 8 KiB eller 65.536 bit. Tretten adresseindgange, A0–A12, vælger en plads (2¹³ = 8.192). Otte tovejspin til I/O bærer byten. Statisk RAM bevarer indholdet, så længe den får strøm, og kræver ikke opfriskning. Den er dog flygtig : data går tabt uden strøm.
Giv SRAM et bestemt adresseområde En 6502 har en 16-bit adressebus og dermed et samlet adresserum på 64 KiB. I dette eksempel ligger SRAM på $0000–$1FFF. Dens A0–A12 forbindes til CPU’ens tilsvarende adresselinjer. De øvre bit A13–A15 går til en adresseafkoder. Når alle tre er nul, aktiverer afkoderen et valg-signal; ellers skal RAM forblive tavs. En 74HC138 kan levere den aktivt lave Y0-udgang til dette område, som beskrevet i guiden om adresseafkodning . Andre områder kan bruges til ROM eller I/O, men en fungerende computer skal også have sin reset-vektor i ROM ved $FFFC–$FFFD.
A15–A13 vælger 8 KiB-området; A0–A12 vælger en byte i det. Dette er et principdiagram, ikke et færdigt kredsløb. Læsning og skrivning er forskellige busforløb Fujitsu MB8464A har to chipvælgere: /CS1 skal være lav og CS2 høj. Ved læsning forbliver /WE høj, mens /OE bliver lav; derefter driver SRAM sine datapins efter adgangsforsinkelsen. Ved skrivning leverer CPU’en byten, og /WE bliver lav, mens SRAM er valgt. Ifølge databladet er /OE ligegyldig under skrivning. Når SRAM ikke er valgt, er udgangene højimpedante, så en anden chip kan bruge bussen. 6502-signal R/W er høj ved læsning og lav ved skrivning, men i et rigtigt kredsløb skal styresignalerne afgrænses til en gyldig busfase og kontrolleres mod chippens timing – man kan ikke blot forbinde alle styreben direkte.
Ved læsning driver den valgte SRAM D0–D7; ved skrivning driver CPU’en dem. To valgte enheder må aldrig drive databussen samtidig. Find de 28 ben før tilslutning På MB8464A er ben 28 +5 V og ben 14 stel. Ben 20 er /CS1, ben 26 CS2, ben 22 /OE og ben 27 /WE. Ben 1 er NC, ikke endnu en adressebit. Tegningen er set ovenfra ; kontrollér hakket og den nøjagtige kapsling, før chippen monteres. Butikkens MB8464A-10LP-SK er den smalle 28-bens PSK-variant til hulmontering. Andre chips i 6264-klassen kan have anden kapsling eller andre styreben: sammenlign deres egne datablade frem for at antage direkte udskiftelighed.
MB8464A-benoversigt tegnet efter Fujitsus datablad. Hakket vender opad. En nyttig første kontrol på arbejdsbordet Hold først CPU’en i reset, eller brug en kontrolleret testopstilling. Kontrollér +5 V og stel, og bekræft derefter, at SRAM kun vælges i det tilsigtede adresseområde. Ved læsning skal data være gyldige inden for adgangstidens grænse; ved skrivning skal adresse og data overholde kravene til setup- og holdetid. -10-varianten har højst 100 ns adresseadgangstid under databladets betingelser; tallet alene beviser ikke, at hele 6502-systemet overholder timingen. Sæt afkobling tæt ved IC’en, og forbind ikke uden videre en 5 V-chip til en bus med lavere spænding uden at kontrollere logikniveauerne.
Dele og næste skridt Butikken har Fujitsu MB8464A-10LP-SK 8K×8 SRAM og SRM2264LC12 8K×8 SRAM . Kontrollér den aktuelle varebeskrivelse og producentens datablad for præcis kapsling og timing. Er chipvalg nyt for dig, så læs hvordan 74HC138 vælger en hukommelseschip ; guiden til 6502-dele viser, hvor RAM passer ind i computeren.
Kilde: Fujitsu MB8464A-datablad (april 1990, udgave 3.0). PDF .