SN74HC373N: acht Bit mit einem transparenten Latch speichern

Ein Prozessor legt acht Bit auf einen Datenbus, muss den Bus aber bald wieder anders nutzen. Der SN74HC373N kann diese acht Bit an seinen Ausgängen festhalten. Hier lernst du, was ein transparentes Latch ist und wie du ein Byte schreibst, ohne dass zwei Bausteine gleichzeitig den Bus treiben.

Grundlagen: transparent oder gespeichert

Ein Latch speichert ein Bit. Solange LE (Latch Enable) HIGH ist, ist es transparent: Jeder Q-Ausgang folgt seinem zugehörigen D-Eingang. Wenn LE LOW wird, bleibt der letzte Wert gespeichert, selbst wenn sich D ändert. Dieser Baustein hat acht Kanäle, 1D–8D und 1Q–8Q; sie heißen nicht 0–7.

Was macht OE?

OE an Pin 1 ist aktiv LOW. Bei OE LOW sind die gespeicherten Werte an Q sichtbar. Bei OE HIGH sind alle Q-Ausgänge hochohmig (Tristate): Sie geben die Verbindung frei, ohne die gespeicherten Bits zu löschen. Mehrere Bausteine können sich so einen Bus teilen, solange höchstens einer seine Ausgänge aktiviert.

Pinbelegung in Draufsicht

SN74HC373N im 20-poligen PDIP, Draufsicht mit Kerbe oben. Der Schrägstrich vor OE bedeutet aktiv LOW.
SN74HC373N im 20-poligen PDIP, Draufsicht mit Kerbe oben. Der Schrägstrich vor OE bedeutet aktiv LOW.

Ein vollständiger Byte-Schreibvorgang

Ein 5-V-Controller soll 10100101 an den Ausgängen 8Q…1Q speichern. Zunächst bleibt OE HIGH, damit die Ausgänge den gemeinsamen Bus nicht treiben.

  1. LE bleibt LOW; lege 10100101 an 8D…1D an. Der gespeicherte Wert ändert sich noch nicht.
  2. Setze LE auf HIGH. Das Latch ist offen und seine acht internen Bits folgen D. Halte die Daten stabil, bevor LE wieder sinkt.
  3. Setze LE auf LOW. 10100101 ist nun gespeichert; D darf sich ändern, ohne die gespeicherten Bits zu verändern.
  4. Wenn der Bus frei ist, setze OE auf LOW: 8Q…1Q treiben 10100101. Setze OE wieder auf HIGH, bevor ein anderer Baustein den Bus treibt.
Ein Schreibzyklus: Latch mit LE HIGH öffnen, Daten anlegen, mit LE LOW schließen; OE bestimmt unabhängig davon, ob Q den Bus treibt.
Ein Schreibzyklus: Latch mit LE HIGH öffnen, Daten anlegen, mit LE LOW schließen; OE bestimmt unabhängig davon, ob Q den Bus treibt.

Test auf dem Steckbrett

Für einen eigenständigen Test: Setze das PDIP-20 über die Mittelrille eines Steckbretts. Pin 20 kommt an geregelte +5 V, Pin 10 an GND; ein 100-nF-Keramikkondensator gehört dicht zwischen beide Pins. Jeder D-Eingang erhält einen eigenen 10-kΩ-Pull-down nach GND und einen Schalter nach +5 V. Auch LE und OE benötigen definierte Pegel über 10-kΩ-Widerstände; Schalter können die Pegel ändern. Verbinde einen Q-Ausgang über eine LED und einen 2,2-kΩ-Vorwiderstand mit GND. Weitere Q-Pins erst nach Prüfung der Gesamtlast anschließen. Dies ist ein lokaler Funktionstest, keine vollständige Busschnittstelle.

Elektrische Grenzen und Fehlerquellen

Ein ungepufferter 3,3-V-Ausgang ist bei 5-V-Versorgung des HC-Bausteins nicht automatisch als HIGH garantiert: Die garantierte HC-Eingangsgrenze für HIGH bei 4,5 V Versorgung beträgt 3,15 V; die geringe Reserve muss für den Controller geprüft werden. Einen 5-V-Q-Ausgang niemals direkt mit einem nicht 5-V-toleranten Eingang verbinden. Für gemischte 3,3/5-V-Systeme kann ein geeigneter HCT-Eingang oder Pegelwandler nötig sein. CMOS-Eingänge nicht offen lassen und bei hoher Geschwindigkeit die Setup-, Hold- und Pulsbreitenvorgaben des Datenblatts beachten. OE ist kein Reset; nach dem Einschalten ist der Inhalt unbekannt, bis du einen Wert schreibst.

Weitere Leitfäden

Vier Bit auf einem gemeinsamen Bus hält der MC74HC173 aus unserem Leitfaden. Für die Busrichtung zwischen Systemen siehe den Leitfaden zum 74HC245-Bustransceiver.

Produkt und Quelle

Das lagernde Bauteil ist Texas Instruments SN74HC373N im 20-poligen PDIP (N). Pinbelegung, LE/OE-Funktion und Grenzwerte wurden mit dem TI-Datenblatt SCLS140G abgeglichen.

SN74HC373N-Produktseite · TI-Datenblatt lesen