Du er her: Forside » Guider » MC74HC173N-guide: et 4-bit register der deler en bus » Guider » MC74HC173N-guide: et 4-bit register der deler en bus
En bus kan kun bære én værdi ad gangen, så alt der gemmer en værdi og senere lægger den tilbage på samme ledninger, har brug for to separate kontakter: én der bestemmer hvornår der huskes, og én der bestemmer hvornår der tales. MC74HC173N har begge. Den er fire D-flipflop med fælles klok, et par data-enable-indgange og et par output-enable-indgange, der sætter udgangene i høj-impedanstilstand.
Et register er hukommelse for ét øjeblik. Hver af de fire D-flipflop kopierer niveauet på sin D-indgang til sin Q-udgang på den stigende flanke af den fælles klok (ben 7) og holder derefter det niveau til næste klokflanke. De fire dataindgange er D0 (ben 14) til D3 (ben 11), og de fire udgange er Q0 (ben 3) til Q3 (ben 6); bemærk at denne kreds nummererer sine bit fra 0, hvilket ikke alle logikfamilier gør. Det er forskellen på denne chip og en ren buffer: en 74HC245 bus-transceiver og en 74HCT541-buffer sender data igennem og glemmer dem, mens denne kreds beholder dem, efter kilden er væk.
To par af enables holder de to opgaver adskilt. DE1 (ben 9) og DE2 (ben 10) er de aktiv lave Data Enable-indgange: kun når begge er lave, indlæser en stigende klokflanke D-indgangene i flipfloppene. Er bare én af dem høj, ignoreres klokflanken, og den gemte værdi ændres ikke, så du kan klokke hele bussen hele tiden og alligevel vælge hvilket register der indlæser. OE1 (ben 1) og OE2 (ben 2) er Output Enable-indgangene og virker omvendt: er bare én af dem høj, går Q-udgangene i høj-impedanstilstand, og chippen slipper bussen; kun når begge er lave, viser udgangene det gemte. Reset (ben 15) er aktiv høj og asynkron — den rydder alle fire flipflop uden en klokflanke, så et højt niveau der tvinger den gemte værdi til nul. Fordi DE og OE er uafhængige, kan chippen holde en værdi uden at være synlig på bussen, og netop det gør det muligt for flere af dem at dele ét sæt ledninger.
Her er én komplet handel på en delt 4-bit bus. Forsyn chippen med VCC på ben 16 og GND på ben 8; databladet tillader 2 til 6 V, så 5 V er typisk. Start med Reset lav, begge OE høje så udgangene er sluppet, og begge DE høje så intet indlæses. For at skrive værdien 1010 lægger afsenderen D3=1, D2=0, D1=1, D0=0 på bussen og trækker derefter DE1 og DE2 lave. Ved 4,5 V kræver databladet, at data står stabilt mindst 20 ns før klokflanken og bliver stående 3 ns efter den. Giv klokken en stigende flanke — mindst 16 ns bred ved 4,5 V — og de fire bit er nu gemt. Sæt DE1 og DE2 høje igen, så ignorerer registret hver senere klokflanke, og afsenderen kan slippe bussen helt. For at læse værdien tilbage trækkes OE1 og OE2 lave; inden for 30 ns ved 4,5 V forlader udgangene høj-impedanstilstanden og lægger 1010 ud på de samme fire ledninger. Sæt dem høje igen, og bussen er fri til næste enhed. Ved 4,5 V er kredsen specificeret til en klok op til 30 MHz og højst 35 ns fra klokflanken til en gyldig udgang.
Den vigtige regel på en delt bus er, at præcis én enhed må drive den ad gangen. To chips med udgangene aktiveret på samme ledning kæmper mod hinanden, spilder strøm og giver et uforudsigeligt niveau, så output-enables på alt på bussen skal udelukke hinanden. En dekoder er den sædvanlige måde at sikre det: én udgang fra en 74HC138 per enhed, så kun én er valgt af konstruktion. Kommer dine data- og adresselinjer fra en programmerbar periferikreds som CA82C55A, gælder samme disciplin for dens portretninger. To MC74HC173N side om side, med fælles klok og reset men hvert sit DE-par, giver et 8-bit register, hvor hver halvdel indlæser uafhængigt.
Figuren viser butikkens N-suffiks 16-bens plastik-DIP ovenfra, med ben 1 ved hakket og nummerering mod urets retning. Ben 1 er OE1 og ben 2 er OE2; ben 3 til 6 er udgangene Q0 til Q3 i rækkefølge; ben 7 er klok og ben 8 er GND. På den anden side er ben 9 DE1 og ben 10 DE2, og derefter løber dataindgangene bagud: ben 11 er D3, ben 12 er D2, ben 13 er D1 og ben 14 er D0. Ben 15 er Reset og ben 16 er VCC. Forbind alle ubrugte indgange til GND eller VCC i stedet for at lade dem flyde; en flydende CMOS-indgang driver og trækker strøm. Vil du for eksempel altid have registret aktiveret, så bind den ubrugte halvdel af hvert enable-par lav i stedet for at lade den stå åben.
Databladet siger, at denne kreds er benidentisk med LS173, så den kan sættes ind i et ældre TTL-design, men den elektriske side er ikke identisk. Indgangene er lavet til almindelige CMOS-udgangsniveauer; for at drive dem fra LSTTL-udgange beder databladet om pull-up-modstande, fordi et LSTTL-højt niveau ikke garanteret når CMOS-indgangens tærskel. Den anden vej er lettere: udgangene er specificeret til at drive 15 LSTTL-laster og kan forbindes direkte til CMOS, NMOS og TTL. Hvilestrømmen er kun 8 mikroampere per kapsel ved 6 V, så forbruget afgøres af hvor hurtigt du klokker den, ikke af registret selv.
Se MC74HC173N-produktet.
Kilde: Motorolas tekniske data for MC74HC173, Quad 3-State D Flip-Flop with Common Clock and Reset, i High-Speed CMOS Logic Data (DL129 Rev 6). Motorola PDF.
Vi bruger cookies for at give dig den bedst mulige oplevelse på iMania.dk. De givers os også mulighed for at analysere hvordan brugere anvender siden, så vi kan forbedre den for dig. Persondatapolitik