PhaseLatch v1.2 er et eksperimentelt open-source ADC-board designet til at interfacer direkte med klassiske MOS 6502-baserede CPU-systemer og andre retrocomputere. Kortet indeholder en dual-channel 10-bit, 20 MSPS analog-til-digital konverter med parallel straight-binary udgang, hvilket gør det muligt at memory-mappe ADC-data direkte på en 6502 databuss til højhastigheds sampling-eksperimenter.
VIDEO
I modsætning til typiske SDR-frontends, der benytter moderne mikrocontrollere eller FPGA’er, er PhaseLatch bevidst designet til meget begrænsede 8-bit systemer . Det gør kortet velegnet til at udforske bus-timing, ekstern RAM-udvidelse og minimalistiske DSP-teknikker som f.eks. Goertzel-algoritmen, der kan køre direkte på CPU’en.
Version 1.2 indeholder flere forbedringer i forhold til den første revision, herunder rettede footprints, simplere strømforsyningskonfiguration og integreret analog filtrering , hvilket gør kortet lettere at bruge til SDR- og signalbehandlings-eksperimenter.
Kortet bruger en Arduino-shield-lignende formfaktor og er designet til at kunne stakkes sammen med PhaseLoom IQ-mixeren og 65uino-systemet , så man kan bygge modulære SDR-projekter og retro-computer-eksperimenter.
Selvom ADC’en understøtter høje sample rates, afhænger den reelle gennemstrømning af CPU-hastighed, bus-timing og softwareimplementering .
PhaseLatch kan også bruges sammen med eksterne interfaces, f.eks. USB-databridges, til højhastigheds streaming til moderne SDR-software , hvilket gør det muligt både at eksperimentere med rene retro-CPU-løsninger og hybride SDR-systemer.
PhaseLatch er primært beregnet til eksperimenter, læring og til at skubbe vintage hardware ud over dets oprindelige grænser.
HW Kildekode: https://github.com/AndersBNielsen/PhaseLatch
Software er en del af 65uino